11) 特許出願公開

⑩ 公 開 特 許 公 報 (A) 平2-249333

⑤Int.Cl.⁵

識別記号

庁内整理番号

❸公開 平成 2 年(1990)10月 5 日

H 04 L 9/06 9/14

6945-5K H 04 L 9/02

Z

審査請求 未請求 請求項の数 1 (全5頁)

会発明の名称 秘話装置

②特 願 平1-70200

②出 願 平1(1989)3月22日

@発 明 者 平 出 順 二 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

⑩発 明 者 多 田 順 次 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

の出 願 人 シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

邳代 理 人 弁理士 山口 邦夫

明 細 書

1. 発明の名称

秘 話 菱 層

2. 特許請求の範囲

(1)送信側は、

切り替え可能な帰還路を有するシフト・レジス タを用いた第1 疑似ランダム信号発生回路と、

暗号鍵を設定する暗号鍵設定手段と、

上記疑似 ランダム 信号発生回路の 初期値及び帰還路設定データを記憶した第1記憶回路と、

上記暗号線に応じて上記第1記憶回路から上記初期値及び帰還路段定データを読出し、上記第1疑似ランダム信号発生回路を設定する第1制御手段と、

上記時号鍵に応じたパラレル・アドレス信号を シリアル・アドレス信号に変換する第 1 変換回路 と、

上記第1 疑似ランダム信号発生回路の出力信号により入力データを暗号化する暗号化回路とを異

ź٠

該職等化回路の出力データ及び上記シリアル・ アドレス信号を送信し、

受信側は、

上記第1疑似ランダム信号発生回路と同じ構成の第2疑似ランダム信号発生回路と、

上紀第1記憶回路と同じ内容を記憶した第2記 使回路と、

受信した上記シリアル・アドレス信号をバラレル・アドレス信号に変換する第2変換回路と、

接第2変換回路からのパラレル・アドレス信号により、上記第2記憶回路から上記初期値及び帰還路投定データを読出し、上記第2疑似ランダム信号発生回路を設定する第2制御手段と、

上記第2疑似ランダム信号発生回路の出力信号 により、受信したデータを復号化する復号化回路 とを具えたことを特徴とする秘話装置。

2. 発明の詳細な説明

[産業上の利用分野]

本発明は、有線及び無線デジタル通信における 秘話装置に関する。

【従来の技術】

有線及び無線通信において、通信内容が秘密の 場合、移話通信を行なう必要がある。 そのために、 送信側では、通常のデータ(平文)を暗号化して、 有線又は無線の通信区間を略号データ(暗号文) で通信する。 そして、受信側にて、 この暗号文を 変換文に復号化する。

第4図は、従来の秘話装置を示す。 送信側においては、 結号化回路 1 3 が、 略号化鍵 (暗号化を制御する手段) 1 5 に応じて平文を暗号文に変換する。

暗号化図路13からの暗号文は、 有線又は無線 の通信区間を介して、 受信側に供給される。

受信制では、復号化回路14が、復号化键(復 号化を制御する手段)18に応じて、暗号文を平 文に変換する。

[発明が解決しようとする課題]

第4回に示した従来の秘話装置では、 送信側及

設定データを記憶した第1記憶回路と、

暗号鍵に応じて第1記憶回路から初期値及び帰 温路設定データを開出し、第1疑似ランダム信号 発生回路を設定する第1新御手段と、

暗号腱に応じたパラレル・アドレス信号をシリアル・アドレス信号に変換する第1変換回路と、

第1 疑似ランダム信号発生回路の出力信号により人力データを暗号化する暗号化回路とを具えている。

そして、 送信側は、 暗号化回路の出力データ及びシリアル・アドレス信号を送信する。

また、受信側は、第1疑似ランダム信号発生回路と同じ構成の第2疑似ランダム信号発生回路と、

第1記憶回路と同じ内容を記憶した第2記憶回 踏と、

受信したシリアル・アドレス信号をパラレル・ アドレス信号に変換する第2変換回路と、

この第2変換回路からのバラレル・アドレス信号により、第2記憶回路から初期値及び帰還路設定データを読出し、第2類似ランダム信号発生回

び受信側が、暗号化及び復号化のために、 同一又は独立した鍵を所有する必要がある。 これら 鍵は、暗号に応じて予め定めておく必要があり、 賭号を変更する際は、 その度毎に、 新たに鍵を取り決める必要がある。

よって、 暗号の鍵を設定したり、 変更するのが 非常に煩わしかった。 しかし、 通信の秘密を確保 するには、 度々、 暗号の鍵を変更する必要があっ

したがって、本発明の目的は、暗号を変更する際に、鍵を変更する必要がなく、暗号の設定及び変更が容易に行える秘話装置の提供にある。

【課題を解決するための手段】

本発明の秘話装置は、送信側と受信側とに別れている。

送信側は、切り替え可能な帰還路を有するシフト・レジスタを用いた第1疑似ランダム信号発生 同路と、

暗号鍵を設定する暗号鍵設定手段と、

疑似ランダム信号発生回路の初期値及び帰還路

路を設定する第2制御手段と、

第2疑似ランダム信号発生回路の出力信号により、 受信したデータを復号化する復号化回路とを はまている。

[作用]

送情間及び受信側の第1及び第2疑似ランダム信号発生回路は、切り替え可能な帰還路を有するシフト・レジスタを用いている。 よって、 帰還路及び初期値を変更することにより、 様々の異なる疑似ランダム信号を発生できる。

一方、 第1及び第2記憶回路は、 疑似ランダム 情号発生回路の 初期値及び 帰還路段定データの 複数組を記憶している。 よって、 暗号键設定手段の設定に応じて、 記憶回路の 記憶内容を旋出し、 疑似ランダム 信号発生回路を設定することにより、異なる疑似ランダム信号を発生できる。

すなわち、送信側では、第1 疑似ランダム 信号 発生回路の疑似ランダム信号の種類は、 暗号課題 定手段の設定に応じたパラレル・アドレス信号に より決まる。 このパラレル・アドレス信号は、 シ リアル・アドレス信号に変換されて、 送信側から 受信側に伝送される。

受信例では、 シリアル・アドレス 信号をパラレル・アドレス 信号に変換して、 第2疑似ランダム信号発生回路の疑似ランダム信号を選択する。

よって、 送信側及び受信側で、 疑似ランダム信 号が同じになり、 暗号化されたデータを確実に復 号化できる。

したがって、 送信候の暗号鍵設定手段を変更するのみで、 なんら受信劇を変更することなく、 暗号を変更できる。

[実施例]

以下、派付図を参照して、本発明の好適な実施例を説明する。

第1回は、送信側のブロック図である。 疑似ランダム信号発生回路は、 6 段のシフト・レジスタ SR1~SR6の縦続接続取1と、 この縦続接続 段1の帰還路を選択する切り替え回路2とで構成 する。

縦続接続段1のシフト・レジスタのロード及び

シフト 状態 は、 制御手段であるマイクロコンピュータ 6 からの制御信号 5 / L が制御する。 この制御信号 5 / L が制御する。 この制御信号 5 / L が同一下状態のとき、 シフト・レジスタ 5 R 1 ~ 5 R 6 は、マイクロコンピュータ 6 からの初期値データ P o 1 ~ P o 6 をロードする。なお、 これらシフト・レジスタは、 クロック 信号 C K に 伺期して動作する。

切り替え回路2は、種々のゲート及び反転器で構成されている。すなわち、アンド・ゲート21は、シフト・レジスタSR5の出力信号Po7を受け、反転器22は、制御信号Po7を反転する。アンド・ゲート23は、シフト・レジスタSR1及び反転器22の出力を受け、オア・ゲート21は、アンド・ゲート21及び23の出力信号を受ける。よって、制御信号Po7が高か低かに応じて、シフト・レジスタSR1又はSR5の出力信号がオア・ゲート24の出力信号となる。

さらに、 切り替え回路 2 では、 排他的オア・ゲート 2 5 が、 オア・ゲート 2 4 及びシフト・レジ

スタSRGの出力信号を受け、その排他的オアの 結果をシフト・レジスタSRIに帰還している。

よって、 シフト・レジスタSR1~SR6 がシフト動作のとき、 初期データ及び切り替え回路 2 の選択に応じた疑似ランダム信号が、 シフト・レジスタSR6から発生する。

時号鍵設定手段5は、接地(低)又は開放(高)を選択する6個のスイッチであり、その設定結果をマイクロコンピュータ6の増子Pil~Pi6に供給する。

記憶回路であるリード・オンリ・メモリ(ROM)3は、 繰続接続段1のシフト・レジスタの初期値と、 切り替え回路2による帰還路段定データとを複数組記憶している。

マイクロコンピュータ6は、暗号健設定手段5の設定に応じてROM3をアドレス指定し、対応する初期値及び帰還路段定データを受け、制御信号Po1~Po7を発生して、疑似ランダム信号発生回路を設定する。

また、マイクロコンピュータ6は、 晴号建設定

手段5の設定に応じて、 端子P o 8 ~ P o 1 4 に パラレル・アドレス信号を発生する。 第 1 変換回 路4 は、 マイクロコンピュータ 6 からのパラレル ・アドレス信号をシリアル・アドレス信号に変換 して出力する。

暗号化回路であるスクランアル回路でを、 排他的オア・ゲートで構成する。 このゲートは、 疑似ランダム 居号発生 国路からの疑似ランダム 信号と、データ 発生手段 (図示せず)からのシリアル・データ (例えば、 音声データ)との排他的オアの結果を、 錯号文として出力する。

データノ制御信号切り替え回路8は、変換回路4からのシリアル・アドレス信号(ROMアドレス指定用制御信号)、スクランアル回路7からの暗号文データ(音声データ)、及び同期信号を集回路9からの同期信号を、マイクロコンピュータ6の制御により、クロック信号に同期して切り替え、有線又は無線の通信回線に出力する。この際のクイミング例を第3回に示す。

このようにして、 第1回の送信側では、 暗号線

設定手段5の設定に応じて、データを暗号化し、 同期信号及びROMアドレス指定用制御信号と共 に、通信回線に出力する。

第2図は、受信側のプロック図である。 第1図 と同じプロックは、同じ参照番号で示し、異なる 部分についてのみ、以下説明する。

データ/制御信号切り替え回路8は、通信回線からの信号を受け、この信号を同期信号検出回路12は、第3回に示すように、通信回線からの信号に含まれる同期信号を検出し、この検出結果を第2制御手段であるマイクロコンピュータ6に知らせる。

さらに、 データ/制御信号切り替え回路 8 は、同期信号に応じたマイクロコンピュータ 6 からの制御信号 P o 1 7 及びクロック信号に応じて、 過信回線からの R O M アドレス指定用制御信号 (シリアル・アドレス信号) を第2変換回路 1 O に供給すると共に、 暗号文データを復号化回路であるデスクランブル回路 1 1 に供給する。

第2変換回路10は、シリアル・アドレス信号

スタの段数は、 任意の数でもよく、 また、 帰還路は、 任意のシフト・レジスタの出力でもよい。

[発明の効果]

上述の如く、本発明の秘話装置によれば、送信 側及び受信側にて、 暗号鍵自体を取り替えること なく、 容易且つ自由に鍵の設定及び変更が可能で ある。

4. 図面の簡単な説明

第1 図は本発明による送信側のプロック図、 第2 図は本発明による受信側のプロック図、 第3 図は本発明による通信区間のタイミング図、 第4 図は従来の秘話装置のプロック図である。

1. 2・・・疑似ランダム信号発生回路

3 · · · 記憶回路

4. 10 · · · 変換间路

5・・・暗号鍵設定手段

6 · · · 制御手段

7・・・暗号化回路

をパラレル・アドレス信号に変換して、マイクロコンピュータ6の端子Pi8~Pil4に供給する。マイクロコンピュータ6は、このアドレス信号に応じて、ROM3から初期値及び帰還路設定データを読出し、縦続接続段1及び切り替え回路2の第2疑似ランダム信号発生回路を設定する。

受信側のROM3の記憶内容は、送信側のROM3の記憶内容と同じであり、受信側及び送信側の疑似ランダム信号発生回路は、同じ構成なので、受信側は、送信側と同じ疑似ランダム信号を発生する。


デスクランブル回路11は、シフト・レジスタSR6からの疑似ランダム信号、及びデータ/制御情号切り替え回路3からの暗号文データを受ける排他的オア・ゲートである。この構成は、送信棚のスクランブル回路7と逆の構成であるので、暗号文データを平文データに変換できる。


上述は、 本発明の好適な実施例について説明したが、 本発明の要旨を逸脱することなく種々の変更ができる。 例えば、 縦続接続段のシフト・レジ


8・・・データ/制御信号切り替え回路 11・・・復号化回路

特許出願人 シャーブ 株式会社 代理 人 弁理士 山口 邦夫

٠. . .







PTO 08-5615 CC = JP 19901005

Kokai 02249333

CONFIDENTIAL CALL DEVICE [Mitsuwa sochi]

Junji Hirade et al.

UNITED STATES PATENT AND TRADEMARK OFFICE WASHINGTON, D.C. JUNE 2008
TRANSLATED BY: THE MCELROY TRANSLATION COMPANY

| PUBLICATION COUNTRY | (19): | JP | |
|---|--------|--------------------------|------|
| DOCUMENT NUMBER | (11): | 02249333 | |
| DOCUMENT KIND | (12): | Kokai | |
| PUBLICATION DATE | (43): | 19901005 | |
| APPLICATION NUMBER | (21): | 170200 | |
| APPLICATION DATE | (22): | 19890322 | |
| INTERNATIONAL CLASSIFICATION ⁵ | (51): | H 04 L | 9/02 |
| | | | 9/06 |
| | | | 9/14 |
| INVENTORS | (72): | Junji Hirade et al. | |
| APPLICANT | (71): | Sharp Corp. | |
| TITLE | (54): | CONFIDENTIAL CALL DEVICE | |
| FOREIGN TITLE | [54A]: | Mitsuwa sochi | |

Claim

A type of confidential call device characterized by the following facts:

the sender side has the following parts:

a first pseudo random signal generator using a shift register having a switchable feedback path, an encoding key setting means that sets the encoding key,

a first storage circuit that stores the initial value and the feedback path setting data of said pseudo random signal generator,

a first control means that reads said initial value and feedback path setting data from said first storage circuit corresponding to said encoding key, and sets said first pseudo random signal generator,

a first converter that converts the parallel address signal to the serial address signal corresponding to said encoding key,

and an encoder that encodes the input data according to the output signal of said first pseudo random signal generator;

and the receiver side has the following parts:

a second pseudo random signal generator that has the same constitution as said first pseudo random signal generator,

a second storage circuit that stores the same contents as said first storage circuit,

a second converter that converts the received serial address signal to a parallel address signal,

a second control means that reads said initial value and feedback path setting data from said second storage circuit according to the parallel address signal from said second converter, and sets said second pseudo random signal generator,

and a decoder that decodes the received data from the output signal of said second pseudo random signal generator.

Detailed explanation of the invention

Industrial application field

The present invention pertains to a type of confidential call device in wired and wireless digital communication.

Prior art

In the wired and wireless communication, when the communication contents are confidential, confidential communication should be performed. For this purpose, on the sender side, the conventional data (plain text) is encoded. The encoded data (encoded text) is used in communication in the wired or wireless communication region. Then, on the receiver side, the encoded text is decoded to the converted text.

Figure 4 is a diagram illustrating a confidential call device in the prior art. In this confidential call device, on the sender side, encoder (13) converts the plain text to the encoded text corresponding to encoding key (means for controlling encoding) (15).

The encoded text from encoder (13) is sent through the wired or wireless communication interval to the receiver side.

On the receiver side, decoder (14) converts the encoded text to the plain text corresponding to decoding key (means for controlling decoding) (16).

Problems to be solved by the invention

In the confidential call device of the prior art shown in Figure 4, the sender side and the receiver side should have the same or independent key(s) for performing encoding and decoding. These keys should

be predetermined corresponding to the encoding, and, each time when the encoding is changed, new keys should be available.

Consequently, one should perform the tedious work in setting and changing the encoding key. In particular, in order to keep the communication confidential, each time, the encoding key should be changed.

Consequently, the purpose of the present invention is to provide a type of confidential call device characterized by the fact that it does not need changing of the encoding key each time when encoding is changed, and it allows easier setting and change of the encoding.

Means to solve the problems

The present invention provides a type of confidential call device characterized by the following facts: the confidential call device of the present invention is divided to the sender side and the receiver side.

The sender side has the following parts:

- a first pseudo random signal generator using a shift register having a switchable feedback path, an encoding key setting means that sets the encoding key,
- a first storage circuit that stores the initial value and the feedback path setting data of said pseudo random signal generator,
- a first control means that reads said initial value and feedback path setting data from said first storage circuit corresponding to said encoding key, and sets said first pseudo random signal generator,
- a first converter that converts the parallel address signal to the serial address signal corresponding to said encoding key,

and an encoder that encodes the input data according to the output signal of said first pseudo random signal generator.

On the other hand, the receiver side has the following parts:

a second pseudo random signal generator that has the same constitution as said first pseudo random signal generator,

a second storage circuit that stores the same contents as said first storage circuit,

a second converter that converts the received serial address signal to a parallel address signal,

a second control means that reads said initial value and feedback path setting data from said second storage circuit according to the parallel address signal from said second converter, and sets said second pseudo random signal generator,

and a decoder that decodes the received data from the output signal of said second pseudo random signal generator.

Operation

The first and second pseudo random signal generators on the sender and receiver sides each use shift registers having a switchable feedback path. Consequently, by changing the feedback path and the initial value, it is possible to generate various driving pseudo random signals.

On the other hand, the first and second storage circuits store the plural phases of the initial value and the feedback path setting data of the pseudo random signal generator. Consequently, corresponding to the setting of the encoding key setting means, the contents of storage of the storage circuit are read, and the pseudo random signal generator is set, so that different pseudo random signals can be generated.

That is, on the sender side, the type of the pseudo random signal of the first pseudo random signal generator depends on the parallel address signal corresponding to setting of the encoding key setting means. This parallel address signal is converted to the serial address signal for transmission from the sender side to the receiver side.

On the receiver side, the serial address signal is converted to the parallel address signal, and the pseudo random signal of the second pseudo random signal generator is selected.

Consequently, on the sender side and receiver side, the pseudo random signals become the same, and the encoded data can be decoded reliably.

As a result, by simply changing the encoding key setting means on the sender side, it is possible to change the encoding without any change on the receiver side.

Application examples

In the following, an explanation will be given regarding a preferable application example of the present invention with reference to the attached figures.

Figure 1 is a block diagram illustrating the sender side. Here, the pseudo random signal generator comprises tandem connected section (1) of 6 sections of shift registers SR1-SR6, and switching circuit (2) that selectively switches the feedback path of said tandem connected section (1).

The load and shift states of the shift registers in tandem connected section (1) are controlled by control signal S/L from microcomputer (6) as the control means. When said control signal S/L is in the load state, shift registers SR1-SR6 load initial value data Po1-Po6 from microcomputer (6). These shift registers work in synchronization to clock signal CK.

Said switching circuit (2) comprises various gates and inverters. That is, ANG gate (21) receives the output signal of shift register SR5 and control signal Po7 from microcomputer (6), and inverter (22) inverts said control signal Po7. AND circuit (23) receives the outputs of shift register SR1 and inverter (22), and OR gate (24) receives the output signals of AND gates (21) and (23). Consequently, corresponding to the high/low level of control signal Po7, the output signal of shift register SR1 or SR5 becomes the output signal of OR gate (24).

In switching circuit (2), exclusive-OR gate (25) receives the output signals of OR gate (24) and shift register SR6, and the result of their exclusive-OR is fed back to shift register SR1.

Consequently, when said shift registers SR1-SR6 perform the shift operation, corresponding to the initial data and selection of switching circuit (2), the pseudo random signal is generated from shift register SR6.

Here, encoding key setting means (5) includes 6 switches for selection of ground (low) or open (high). The setting result is fed to terminals Pi1-Pi6 of microcomputer (6).

Read-only memory (ROM) (3) as the storage circuit stores plural groups of the initial value of the shift register of tandem connected section (1) and the feedback path setting data set by switching circuit (2).

Said microcomputer (6) assigns address for ROM (3) corresponding to setting of encoding key setting means (5). It receives the corresponding initial value and the feedback path setting data, generates control signals Po1-Po7, and sets the pseudo random signal generator.

Also, corresponding to setting of encoding key setting means (5), microcomputer (6) generates the parallel address signal at terminals Po8-Po14. First converter (4) converts the parallel address signal from microcomputer (6) to a serial address signal for output.

As an encoder, scrambler (7) is made of exclusive-OR gate. This gate outputs as encoded text the result of exclusive-OR of the pseudo random signal from the pseudo random signal generator and the serial data (such as voice data) from the data generating means (not shown in the figure).

Under control of microcomputer (6), data/control signal switching circuit (8) switches in synchronization to the clock signal the serial address signal from converter (4) (control signal for assigning ROM address), the encoded text data (voice data) from scrambler (7), and the synchronization

signal from synchronization signal generator (9), and outputs the signals to the wired or wireless communication line. Figure 3 is a diagram illustrating an example of timing in this case.

In this way, on the sender side shown in Figure 1, corresponding to setting of encoding key setting means (5), the data are encoded, and are then output to the communication line together with the synchronization signal and the control signal for assigning the ROM address.

Figure 2 is a block diagram of the receiver side. The same keys as those in Figure 1 are adopted here to indicate the blocks. In the following, an explanation will be given regarding only the different features.

Said data/control signal switching circuit (8) receives the signal from the communication line, and sends the signal to synchronization signal detector (12). As shown in Figure 3, said synchronization signal detector (12) detects the synchronization signal contained in the signal from the communication line, and notifies the detection result to microcomputer (6) as the second control means.

Then, corresponding to control signal Po17 from microcomputer (6) corresponding to the synchronization signal and the clock signal, data/control signal switching circuit (8) sends the control signal for assigning the ROM address from the communication line (serial address signal) to second converter (10), and, at the same time, sends said signal to scrambler (11) as the circuit for decoding the encoded text data.

Second converter (10) converts the serial address signal to the parallel address signal, and sends the signal to terminals Pi8-Pi14 of microcomputer (6). Corresponding to this address signal, microcomputer (6) reads from ROM (3) the initial value and the feedback path setting data, and sets tandem connected section (1) and the second pseudo random signal generator of switching circuit (2).

The storage contents in ROM (3) on the receiver side are the same as those of ROM (3) on the sender side, and the pseudo random signal generators on the sender side and receiver side have the same

constitution. Consequently, the receiver side generates the same pseudo random signal as that on the sender side.

Said scrambler (11) is an exclusive-OR gate that receives the pseudo random signal from shift register SR6 and the encoded text data from data/control signal switching circuit (8). Its constitution is inverted to that of scrambler (7) on the sender side. Consequently, it can convert the encoded text to the plain text data.

In the above, explanation has been made on a preferable application example of the present invention. Various modifications can be made as long as the gist of the present invention is observed.

For example, the number of the shift registers of the tandem connected section can be any number. Also, the feedback path may be the output of any shift register.

Effect of the invention

As explained above, according to the confidential call device of the present invention, on the sender side and receiver side, it is possible to perform setting and change of the keys easily and freely without changing the encoding key itself.

Brief description of the figures

Figure 1 is a block diagram illustrating the sender side in the present invention. Figure 2 is a block diagram illustrating the receiver side of the present invention. Figure 3 is a diagram illustrating timing of the communication region in the present invention. Figure 4 is a block diagram illustrating the confidential call device in the prior art.

1, 2 Pseudo random signal generator

- 3 Storage circuit
- 4, 10 Converter
- 5 Encoding key setting means
- 6 Microcomputer
- 7 Encoder
- 8 Data/control signal switching circuit
- 11 Decoder




Figure 1

Key: 1 Parallel → serial conversion

- 2 Data
- 3 Synchronization signal generator
- 4 Data/control signal switching circuit
- 5 Communication line
- 6 Address data
- 7 Clock
- 8 Microcomputer




Figure 2

- Key: 1 Parallel → serial conversion
 - 2 Data

- 3 Synchronization signal generator
- 4 Data/control signal switching circuit
- 5 Communication line
- 6 Address data
- 7 Clock
- 8 Microcomputer




Figure 3

Key: 1 Synchronization signal

Control signal for assigning ROM address

Dummy bits

Voice data

2 Communication signal




Figure 4

- Key: a Plain text
 - b Communication region

Encoded text

- c Plain text
- 13 Encoder
- 14 Decoder
- 15 Encoding key
- 16 Decoding key